HBM4 标准由 JEDEC 公布，推动 AI 与高性能计算的未来
发布时间：2025-04-22 11:13:09 | 责任编辑：吴昊 | 浏览量：17 次
JEDEC 固态技术协会宣布推出备受期待的高带宽内存（HBM）标准 ——HBM4。作为 HBM3标准的进化版本，HBM4旨在进一步提升数据处理速度，同时保持更高的带宽、能效及单个芯片或堆叠的更大容量，满足对大数据集和复杂计算的高效处理需求。
HBM4标准带来了多项关键技术改进，适用于生成式人工智能、高性能计算、高端显卡及服务器等应用。首先，HBM4的带宽大幅提升，支持每秒高达8Gb 的传输速率，通过2048位接口实现总带宽高达2TB/s。其次，HBM4将每个堆叠的独立通道数量从16个增加到32个，使得设计者能够以更灵活的方式独立访问内存。
在能效方面，HBM4支持多种特定电压（VDDQ0.7V 到0.9V，VDDC1.0V 或1.05V），降低了功耗，提升了能源效率。它的接口设计确保与现有的 HBM3控制器向后兼容，方便不同应用的无缝集成。
HBM4还引入了定向刷新管理（DRFM），有效提升了行干扰缓解能力和可靠性。该标准支持4高、8高、12高及16高的 DRAM 堆叠配置，最高可实现64GB 的更高立方体密度。业内各大厂商如 NVIDIA、AMD、谷歌和美光等积极参与了 HBM4的开发，他们纷纷表示这一标准将为下一代计算能力带来显著的推动。
随着 AI 模型规模的急剧增长，HBM4的发布显得尤为重要。它不仅满足了更高带宽的需求，还将推动 AI 硬件系统的高效运行，为大规模数据处理提供强有力的支持。JEDEC 的努力展示了其在未来技术标准制定方面的承诺，HBM4的推出标志着高带宽内存创新的一个重要里程碑。
JEDEC发布HBM4标准，助力AI和高性能计算新时代
2025年4月17日，JEDEC固态技术协会正式发布了新一代高带宽内存（HBM）标准——HBM4。该标准旨在满足生成式人工智能（AI）、高性能计算（HPC）、高端显卡和服务器等领域对高效处理海量数据集和复杂计算的需求。
技术规格与性能提升
-
带宽提升：HBM4采用2048位接口，传输速度高达8Gb/s，总带宽可达2TB/s，相比HBM3的1TB/s实现了翻倍增长。
-
通道数加倍：每个堆栈的独立通道数从HBM3的16个增加到32个，每个通道包含2个伪通道，提升了多任务并行处理能力。
-
能效优化：支持供应商特定的VDDQ（0.7V、0.75V、0.8V或0.9V）和VDDC（1.0V或1.05V）电压级别，降低功耗并提高能源效率。
-
容量增加：支持4层至16层的DRAM堆叠，芯片密度为24Gb或32Gb，单堆栈最大容量可达64GB。
-
兼容性与灵活性：HBM4接口定义确保与现有HBM3控制器的向后兼容性，允许单个控制器同时支持HBM3和HBM4。
-
可靠性增强：引入定向刷新管理（DRFM）技术，有效缓解Row-Hammer攻击，提升可靠性。
对AI和高性能计算的影响
-
满足AI模型需求：HBM4的高带宽和大容量能够满足万亿参数AI模型的实时推理需求，为生成式AI的发展提供强大的硬件支持。
-
提升计算效率：在高性能计算中，HBM4的高带宽和多通道设计能够显著提升数据吞吐能力，加速复杂计算任务的完成。
-
推动硬件生态发展：HBM4的发布将推动AI加速卡市场的发展，预计到2026年市场规模将突破400亿美元。同时，其向后兼容性也使得企业能够通过混插配置实现算力平滑升级。
产业生态布局
-
存储巨头的响应：三星计划在2025年量产基于TSV 4.0工艺的HBM4产品；SK海力士计划将混合键合技术应用于16层堆叠；美光则聚焦1β制程与纠错算法的整合开发。
-
数据中心升级：随着HBM4技术的商用化，数据中心单机柜算力密度有望突破3PFLOPS，为大规模数据中心的升级提供了技术基础。
HBM4标准的发布标志着高带宽内存技术进入了一个新的发展阶段，其在带宽、容量、能效和可靠性等方面的显著提升，将为AI和高性能计算领域带来革命性的变化。
本网站(https://aigc.izzi.cn)刊载的所有内容，包括文字、图片、音频、视频等均在网上搜集。
访问者可将本网站提供的内容或服务用于个人学习、研究或欣赏，以及其他非商业性或非盈利性用途，但同时应遵守著作权法及其他相关法律的规定，不得侵犯本网站及相关权利人的合法权利。除此以外，将本网站任何内容或服务用于其他用途时，须征得本网站及相关权利人的书面许可，并支付报酬。
本网站内容原作者如不愿意在本网站刊登内容，请及时通知本站，予以删除。
